Republika Srbija. Ministarstvo za nauku i tehnološki razvoj. Godišnji izveštaj o radu na projektu u 2011 godini

Transcription

1 Republika Srbija Ministarstvo za nauku i tehnološki razvoj Godišnji izveštaj o radu na projektu u 2011 godini Tehničko rešenje Modifikacija diverziti prijemnika QPSK signala baziranog na tehnologiji softverskog radija PROGRAM Program tehnološkog razvoja OBLAST Eletronika i telekomunikacije Naziv projekta Razvoj i realizacija naredne generacije sistema, uređaja i softvera na bazi softverskog radija za radio i radarske mreže Rukovodilac Predrag Petrović Evidencioni broj TR Niš, decembar 2011.

2 Elektronski fakultet, Univerzitet u Nišu Projekat za tehnološki razvoj: Oznaka projekta: TR Rukovodilac projekta: Predrag Petrović Godina/faza/aktivnost: Vrsta dokumenta: Stepen poverljivosti: Tehnička dokumentacija projekta Dostupne informacije Tehničko rešenje: Naziv rešenja: Modifikovani diverziti prijemnik QPSK signala baziran na tehnologiji softverskog radija Skraćeni naziv rešenja: Ključne reči: Podtip rešenja: Realizatori: Korisnici: Primena od: Odgovorno lice: Modifikovani QPSK diverziti prijemnik diverziti prijem, softverski radio M85 prototip Bojan Dimitrijević, Zorica Nikolić, Nenad Milošević i Bojana Nikolić Laboratorija za telekomunikacione mreže i obradu audio signala decembra godine. Zorica Nikolić, zorica.nikolic@elfak.ni.ac.rs Projekat: ТR Strana 2/19

3 SADRŽAJ: 1 UVOD OPIS TEHNIČKOG REŠENJA Hardverska arhitektura Princip rada modifikovanog diverziti prijemnika QPSK signala baziranog na tehnologiji softverskog radija Izvorni kôd... Error! Bookmark not defined. 3 VERIFIKACIJA REZULTATA LITERATURA PRILOZI: Stručna recenzija tehničkog rešenja Izjava o korišćenju tehničkog rešenja Projekat: ТR Strana 3/19

4 1 UVOD U cilju rešavanja problema degradacije performansi diverziti prijemnika QPSK signala kada je prisutan značajan frekvencijski ofset učestanosti lokalno generisanog nosioca koristе se adaptivni algoritmi kao sto su : LMS, CMA. Modifikovani diverziti prijemnik QPSK signala na bazi tehnologije softverskog radija predstavlja jedno od rešenja koje efikasno rešava ovaj problem u širokom opsegu vrednosti frekvencijskog ofseta i pri tome ima osobinu da zadržava performanse bliske performansama prijema signala u odsustvu ofseta. Predložena modifikacija se bazira na modifikovanom adaptivnom algoritmu čija kompeksnost nije velika tako da se modifikovani diverziti prijemnik može lako primeniti u sistemima baziranim na softverskom radiju. Predloženo tehničko rešenje ima značajno bolje performanse pri prijemu QPSK signala kada postoji veće odstupanje lokalno generisane učestanosti nosioca od učestanosti nosioca dolazećeg signala u poređenju sa postojećim rešenjem a pri istoj snazi predajnika. Projektni zadatak je bio napraviti prototip diverziti prijemnika QPSK signala na bazi Universal Software Radio Peripheral (USRP) platforme uz korišćenje namenski realizovanog upravljačkog softvera. Ovim, modifikovanim QPSK diverziti prijemnikom rešava se problem degradacije performansi u prisustvu značajnog frekvencijskog ofseta učestanosti lokalno generisanog nosioca u odnosu na učestanost nosioca prijemnog signala. Ovaj prijemnik može se primeniti kod mobilnih komunikacija a posebno pri izraženom postojanju fedinga. 2 OPIS TEHNIČKOG REŠENJA Realizacija novog modifikovanog QPSK diverziti prijemnika se sastoji iz dva dela. Prvi deo predstavlja USRP hardver i namenski realizovan upravljački softver. Između ostalog, u ovom delu se vrši konverzija primljenog signala u osnovni opseg. Drugi deo je realizovan kao softver za procesiranje signala u osnovnom opsegu koji radi pod LINUX-om na PC računaru. On predstavlja modifikovani diverziti prijemnik QPSK signala baziran na tehnologiji softverskog radija. U daljem tekstu je prvo opisan korišćeni USRP hardver a zatim su izloženi osnovni principi modifikovanog diverziti prijemnika kao i konkretna realizacija u vidu realizovanog softvera. Na kraju je data uporedna analiza performansi modifikovanog diversiti prijemnika i konvencionalnog rešenja baziranog na PLL (phase locked-loop) petlji drugog reda sa remodulacijom. 2.1 Hardverska arhitektura Na slici 1 je prikazano kako koncept softverskog radija može da se realizuje korišćenjem USRP-a i dodatnih ploča. USRP obezbeđuje ADC/DAC i FPGA funkcionalnosti, dok različite dodatne ploče obezbeđuju translaciju spektra sa željenog frekvencijskog opsega u osnovni ili MF opseg. Fotografija USRP-a je prikazana na slici 2. Projekat: ТR Strana 4/19

5 Slika 1. Blok šema sistema na principu softverskog radija realizovanog USRP-om USRP interfejsi za dodatne ploče su na slici 2 obeleženi sa J66X. USRP i dodatne ploče su razvijene u okviru otvorenog projekta što znači da su kompletna dokumentacija i fajlovi korišćeni tokom razvoja javno dostupni. [2] Osnovna ideja koja leži iza USRP-a je da se sva obrada signala vezana sa specifične talasne oblike, kao što je modulacija i demodulacija, obavlja u procesoru računara, a da se sve opšte operacije, za koje je potrebna velika brzina, kao što su digitalna konverzija naviše i naniže, decimacija i interpolacija obavljaju na FPGA. [1] Na slikama 3-5 su prikazane putanje signala u prijemnom i predajnom delu USRP-a. Slika 2. USRP matična ploča Projekat: ТR Strana 5/19

6 Prijemni deo USRP-a USRP ima dva slota koji služe za priključenje prijemnih ploča. Ovi slotovi su označeni sa RxA i RxB, a odgovarajući interfejsi su J666 i J668. Svaki od interfejsa prihvata dva signala iz dodatne ploče sa realnim naponskim nivoima. Ovi signali su označeni sa VIN_A_X i VIN_B_X, gde se X menja sa A ili B, u zavisnosti od toga kom slotu signali pripadaju (RxA ili RxB). S obzirom da su oba slota identična, ovi signali će u daljem teksu biti označeni sa VIN_A i VIN_B, osim u slučaki kad ih je potrebno u potpunosti označiti. Analogni signali VIN_A i VIN_B se vode na dva odvojena AD konvertora. Signali se odmeravaju frekvencijom od 64 MS/s, a svaki odmerak ima 12 bita. Signali se iz AD konvertora zatim šalju u FPGA na dalju obradu. Nakon ulaska u FPGA signali se multiplekserom (MUX) prenose do odgovarajućeg digitalnog konvertora naniže (DDC). DDC je u osnovi kompleksni mikser. On na ulazima očekuje signale u fazi i kvadraturi. Korisnik određuje da li će VIN_A_A, VIN_B_A, VIN_A_B, VIN_B_B, ili sve nule da se proslede do porta u fazi ili kvadraturi svakog od četiri DDC-a. Svaki DDC prebacuje svoj ulazni signal u osnovni opseg. Nakon konverzije naniže, signal se decimira faktorom koji korisnik odredi. Decimacija se odvija u dve faze. Pod pretpostavkom da je korisnik izabrao faktor decimacije M, signal se prvo decimira za faktor M/2, korišćenjem CIC (cascaded integrator-comb) filtra. Poslednja decimacija sa 2 se obavlja HB (half-band) filtrom. DDC i decimacija su prikazani na slici 4. Posle decimatora signal se vodi na FIFO bafer. Odavde se odmerci šalju u računar posredstvom USB 2.0 interfejsa. Na slici 3 su prikazana četiri DDC/decimacija kola. Međutim, trenutno su implmentirana samo dva. To znači da korisnik može da spcificira dva kanala i prima podatke iz oba RxA i RxB. Svaki kompleksni odmerak (u fazi i kvadraturi) se šalje korišćenjem 32 bita (16 bita za signal u fazi i 16 bita za signal u kvadraturi). Čip koji je zadužen za prenos podataka preko USB 2.0 interfejsa može da podrži maksimalnu brzinu prenosa od 32 megabajta u sekundi. Ovaj parametar ograničava propusni opseg signala koji se prenosi ka- i iz računara. Slika 3. Prijemni i predajni deo USRP-a Projekat: ТR Strana 6/19

7 Slika 4. Stepen za decimaciju i digitalnu konverziju naniže I 2 (t) + I 1 (t) Q 2 (t) + + Q 1 (t) sin(ω c t) cos(ω c t) NCO Slika 5. Stepen za digitalnu konverziju naviše Predajni deo USRP-a Predajni deo USRP-a radi vrlo slično prijemnom. Prvo se podaci iz računara smeštaju u predajni FIFO bafer na USRP-u. Iz ovog bafera podaci se šalju na interpolator X. Svaki kompleksni odmerak je dužine 32 bita, kao u prijemnom delu. Ako je korisnik podesio faktor interpolacije N, ulazni podaci se prvo interpoliraju faktorom N/4 pomoću CIC filtra. Izlaz interpolatora se šalje do demultipleksera (DEMUX). DEMUX je manje komplikovan od MUX-a u prijemniku. Ovde se izlazi u fazi i kvadraturi svakog CIC interpolatora šalju na ulaze u fazi i kvadraturi jednog od DAC čipova na ploči. Korisnik bira koji DAC čip prima signale svakog od CIC interpolatora. Unutar DAC-a, kompleksni signal se interpolira za faktor 4, korišćenjem HB filtra. Ovim se završava zadata interpolacija. Nakon interpolatora, signal se vodi do digitalnog konvertora naviše (DUC). U ovom trenutku signal ne mora da bude modulisan na frekvenciju nosioca. Dodatna RF ploča može da dalje konvertuje signal naviše. Signali u fazi i kvadraturi na izlazu DUC-a se šalju kao 14-bitni odmerci do individualnih DA konvertora. DA konvertori rade brzinom od 128 MS/s. Ovi analogni signali se šalju iz AD9862 do jednog od interfejsa J667 ili J666, koji predstavljaju slotove TxA i TxB. Projekat: ТR Strana 7/19

8 Dodatne ploče U tabeli 1 su prikazane dodatne ploče koje su trenutno razvijene. Osnovne ploče nemaju nikakvo podešavanje ili pojačanje i, u osnovi, predstavljaju interfejse eksternih komponenti sa USRP-om. Sve druge ploče imaju podešavanje i pojačanje. Tabela 1. Dodatne ploče za USRP Ime Funkcionalnost Frekvencijski opseg (MHz) BasicRx Prijemnik BasicTx Predajnik LFRX Prijemnik 0 30 LFTX Predajnik 0 30 TVRX Prijemnik DBSRX2 Prijemnik RFX400 Primopredajnik RFX900 Primopredajnik RFX1200 Primopredajnik RFX1800 Primopredajnik RFX2200 Primopredajnik RFX2400 Primopredajnik XCVR2450 Primopredajnik WBX Primopredajnik Pri realizaciji ovog tehničkog rešenja korišćena je RFX GHz primopredajna ploča koja je opisana u daljem tekstu. RFX2400 sadrži dva osnovna čipa i to AD8347 kvadraturni demodulator i AD8349 kvadraturni modulator. Oba ova čipa vrše direktnu konverziju, što znači da mogu da prebacuju signal iz osnovnog opsega u 2.4 GHz i obratno, bez međufrekventnih stepena. Signali lokalnog oscilatora, koji se dovode na kvadraturni demodulator AD8347, se sintetišu pomoću PLL-a, u okviru koga se koristi naponski kontrolisan oscilator (VCO). Kolo ADF4360, koje se koristi za implementaciju ove petlje, ima tipično vreme hvatanja frekvencije od 250 µs i može se primeniti samo za određen skup diskretnih vrednosti frekvencije. Na slikama 6 i 7 su prikazane blok šeme prijemnog i predajnog dela RFX2400, dok je na slici 8 prikazana fotografija ove ploče. Projekat: ТR Strana 8/19

9 Antena Kabl G1 = L1 NF = L1 Tx/Rx SAWTEK MHz Filter G2 = 2.75 db N2 = 2.75 db HMC174MS MHz Filter G3 = 2.75 db N3 = 2.75 db Iz TX Deo primopredajnika zajednički za Tx i Rx Antena Kabl G1 = L1 NF = L1 Rx2 HMC174MS8 Prekidač G4 = 0.6 db N4 = 0.6 db MGA82563 LNA G5 = 12.5 db N5 = 2.2 db Rx VCO AD9852 DAC G9 =? N9 =? AD8347-OUT G8 =? N8 =? 20 MHz Filter G7 = 6 db N7 = 6 db AD8347-MIX Kvad. demod. G6 = 39 db N6 = db ADF4360 Rx PLL Ka FPGA Slika 6. Prijemni deo RFX2400 ploče Iz FPGA ADF4360 Tx PLL Tx VCO AD9852 DAC G1 = promenljivo AD8349-MIX Kvad. mod. G2 = promenljivo MGA82563 LNA G3 = 12.5 db RF3315 LNA G4 = 12 db Antena Kabl G1 = L1 NF = L1 Tx/Rx SAWTEK MHz Filter G2 = 2.75 db N2 = 2.75 db HMC174MS MHz Filter G3 = 2.75 db N3 = 2.75 db Deo primopredajnika zajednički za Tx i Rx Ka Rx prekidaču za vreme prijema Slika 7. Predajni deo RFX2400 ploče Projekat: ТR Strana 9/19

10 Slika 8. Fotografija RFX2400 ploče Projekat: ТR Strana 10/19

11 2.2 Princip rada modifikovanog diverziti prijemnika QPSK signala baziranog na tehnologiji softverskog radija Blok šema modifikovanog QPSK diverziti prijemnika prikazana je na slici 9. Antena Antena USRP USRP X 0 (k) X 1 (k) EGC U(k) ER Z(k) Z (k) NCO e -jθ(k) e Detector π j d ( k ) 2 d(k) PLL with Remodulation X Slika 9. Blok dijagram modifikovanog QPSK diverziti prijemnika Kompleksni signal na izlzu USRP-a može se predstaviti na sledeći način: n ( +, k) = xi, n( k) jxq n( k) gde je k diskretno vreme. Signal na izlazu EGC (Equal Gain Combiner) bloka, realizovanog sa CMA algoritmom za kofaziranje, je N a 1 n= 0 U ( k) = X ( k) V ( k), n n gde je N a broj diverziti grana, a V n (k) je težina n-te grane kod CMA algoritma [3]. Signal U(k) se vodi na ER (Estimator sa remodulacijom) strukturu, koja predstavlja estimator ulaznog signala, i opisana je sledećom jednačinom: L Z ( k) = Y ( k l) R ( k) W ( k), l = L l l gde je 2L dužina ER strukture i Y ( k + L) = U ( k). Težine W l (k) se određuju korišćenjem Leaky LMS algoritma [4], dok su R l (k) remodulacione težine koje se određuju na sledeći način R ( k) = 1, 0 R ( k) = e l π j ml ( k ) 2, l = L,..., L, l 0, Projekat: ТR Strana 11/19

12 pri čemu je: ml ( k) = arg min e p {0,1,2,3} π j p 2 Y ( k l) W l ( k) Y ( k). Faza θ (k), u slučaju primenjene sinhronizacije nosioca pomoću PLL (Phase Locked Loop) drugog reda sa remodulacijom [5], se računa na sledeći način: k 2π θ ( k) = θ (0) + δf ( m), T S m= 1 pri čemu je δ f (m) korekcija frekvencije na izlazu numerički kontrolisanog oscilatora (NCO), a T s je trajanje simbola. Konačna odluka o poslatom simbolu se vrši minimizacijom opisanom sledećom relacijom: d( k) = arg min e p {0,1,2,3} π j p 2 Z ( k) e j θ ( k ). 3 VERIFIKACIJA REZULTATA Na slici 10 prikazana je zavisnost verovatnoće greške u funkciji normiranog ofseta učestanosti referentnog nosioca ( f x T c ) pri odnosu signal/šum 8 db na izlazu iz USRP-a (b) K PLL =0.2 (a) L= 6, K PLL = 1 P e ,00 0,01 0,02 0,03 0,04 0,05 0,06 f T s Simulation Experiment A PLL = 0.1 SNR = 8dB Slika 10. Verovatnoća greške u funkciji normiranog frekvencijskog ofseta učestanosti nosioca [6] (a) Modifikovani diverziti prijemnik QPSK signala baziran na tehnologiji softverskog radija (b) QPSK diverziti prijemnik koji za ekstrakciju nosioca koristi PLL prtlju Na ovoj slici sa 2L označena je : dužina ER strukture a A PLL i K PLL su i parameti PLL petlje.. Krive označene sa (b) odnose se na QPSK diverziti prijemnik kod koga se ekstrakcija nosioca vrši PLL petljom sa vrednošću parametra K PLL =0.2. Ova vrednost parametra je optimalna sa stanovišta minimalne verovatnoće greške pri nepostijanju frekvencijskog ofseta kao i što većeg dozvoljenog frekvencijskog ofseta Projekat: ТR Strana 12/19

13 .koji u dozvoljnim granicama degradira performanse. Kada se koristi modifikovani diverziti prijemnik QPSK signala baziran na tehnologiji softverskog radija pri istom parametru K PLL dobija se proširenje dozvoljenog ofseta učestanosti referentnog nosioca [6]. Novouvedeni ER blok u kombinaciji sa PLLom, kod modifikovanog diverziti prijemnika QPSK signala baziranog na tehnologiji softverskog radija, ima novu optimalnu vrednost parametra K PLL koja iznosi 1 i za koju je nacrtana odgovarajuća kriva (a) na slici 10. Očigledan je doprinos modifikovanog diverziti prijemnika baziranog na tehnologiji softverskog radija u proširenju dozvoljenog ofseta učestanosti referentnog nosioca f u poređenju sa QPSK diverziti prijemnikom kod koga se ekstrakcija nosioca vrši PLL-om. Grafik takodje ilustruje približno poklapanje simulacionih karakteristika sa eksperimentalno dobijenim karakteristikama modifikovanog diverziti prijemnika baziranog na tehnologiji softverskog radija (krive a), kao i simulacionih i eksperimentalno dobijenih karakteristika QPSK diverziti prijemnika, koji koristi PLL za ekstrakciju referentnog nosioca, (krive b). 4 LITERATURA [1] Matt Ettus, USRP User s and Developer s Guide, Ettus Research LLC, Online [2] Matt Ettus, Ettus Research LLC, [3] H. Krim and M. Viberg, Two decades of array signal processing research: the parametric approach, IEEE Signal Processing Magazine, vol. 13, no. 4, pp , July [4] Sethares, W.; Lawrence, D.; Johnson, C., Jr.; Bitmead, R.;, "Parameter drift in LMS adaptive filters," IEEE Transactions on Acoustics, Speech and Signal Processing, vol.34, no.4, pp , Aug 1986 [5] Gardner F.M. Phase Lock Techniques. - Wiley: New York, 1979 [6] Bojana Nikolić, Bojan Dimitrijević, Nenad Milošević, Goran T. Đorđević, Performance Improvement of QPSK Signal Predetection EGC Diversity Receiver, rad poslat za publikovanje [7] Projekat: ТR Strana 13/19

14 PRILOZI: - Stručna recenzija tehničkog rešenja I - Stručna recenzija tehničkog rešenja II - Izjava o korišćenju tehničkog rešenja Projekat: ТR Strana 14/19

15 Stručna recenzija tehničkog rešenja I Projekat: ТR Strana 15/19

16 Projekat: ТR Strana 16/19

17 Stručna recenzija tehničkog rešenja - II Projekat: ТR Strana 17/19

18 Projekat: ТR Strana 18/19

19 Izjava o korišćenju tehničkog rešenja Projekat: ТR Strana 19/19