1 ULAZ/IZLAZ. Enable. Start

Transcription

1 1.1 ZADATAK 1 ULAZ/IZLAZ Zadata je neka spora izlazna jedinica koja je preko svog kontrolera vezana na magistralu. Na istu magistralu su vezani i procesor i memorija računara. Adresiranje je bajtovsko, sa razdvojenim memorijskim i ulazno/izlaznim adresnim prostorima. Procesor je dvoadresni, a od registara ima: 8 16-bitnih registara opšte namene R0 do R7, programski brojač PC, programsku statusnu reč PSW i pokazivač steka SP. Pri prekidu, na steku se hardverski čuvaju samo registri PC i PSW. Kod dvoadresnih instrukcija jedan operand (i eventualno odredište) je obavezno u jednom od registara R0 do R7, a jedina naredba koja koristi operand u memoriji je naredba MOV za prenos podataka iz/ka memoriji. Naredbe mogu operisati podacima dužine bajta ili reči, što se označava sufiksom u asemblerskoj naredbi: B za bajt i W za reč (npr. MOVB prenosi bajt, a MOVW reč). Kontroler periferije ima tri registra dužine 1 bajt: registar podatka čija je adresa 41h, upravljački registar čija je adresa 42h i statusni registar čija je adresa 43h (slika 4.1). Registar podataka Upravljački registar Statusni registar Start Enable Ready Slika 4.1. Kontroler periferije će svaki podatak upisan u registar podataka od strane procesora prosleđivati u samu periferiju jedino ako je bit Start u upravljačkom registru postavljen na 1. Prilikom upisa bajta podatka od strane procesora u registar podatka kontrolera periferije bit Ready u statusnom registru se postavlja na 0. Po prosleđivanju tog podatka iz registra podataka u periferiju bit Ready u statusnom registru se postavlja na 1 i generiše signal prekida ako je bit Enable u upravljačkom registru postavljen na 1. Korišćenjem tehnika programiranog izlaza napisati program za slanje 20h bajtova iz memorije u datu periferiju počev od memorijske lokacije 1000h: a) sa ispitivanjem bita Ready u statusnom registru, b) uz korišćenje mehanizma prekida. Kako se obezbeđuje da se u glavnom programu ne započne nova izlazna operacija dok se prethodna ne završi? Rešenje: a) Program koji obavlja traženi prenos ispitivanjem bita Ready prikazan je na slici 4.2. MOVW #20H, R0 ;dužina bloka u R0 MOVW #1000H, R1 ;adresa bloka u R1 MOVB # B, R3 ;Start=1 OUTB R3, 42H ;pokretanje kontrolera LOOP: INB 43H, R3 ;ispitivanje bita Ready ANDB # B, R3 JZ LOOP ;ako nije 1, čekaj

2 MOVB (R1), R3 ;prenos podatka na izlaz OUTB R3, 41H INCW R1 ;sledeća adresa u bloku DECW R0 ;smanji brojač JNZ LOOP ;ako nije kraj, ponovi MOVB #0, R3 ;Start=0 OUTB R3, 42H ;zaustavljanje kontrolera Slika 4.2. Indirektno adresiranje (registarsko ili memorijsko) označeno je u zagradama, a neposredno znakom # ispred konstante. Prvi deo programa predstavlja inicijalizaciju: broj bajtova za prenos smešta se u registar R0, kako bi se posle svakog prenesenog podatka odbrojalo. Adresa početka bloka za prenos smešta se u R1. Zatim se pokreće kontroler upisom 1 u bit Start. Bit Enable treba da bude 0, kako kontroler ne bi generisao prekid. Pošto su memorijski i ulazno/izlazni adresni prostori razdvojeni, registrima kontrolera pristupa se instrukcijama IN i OUT, a prenos podataka prema i iz memorije instrukcijama MOV. Petlja LOOP predstavlja čekanje na spremnost kontrolera da prihvati podatak. Procesor učitava instrukcijom IN statusni registar, maskira bit Ready instrukcijom AND i, ako je rezultat nula (bit RAEDY je bio 0), ponavlja se ispitivanje. Inače, ako je bit Ready bio 1, procesor prenosi podatak u registar podatka kontrolera instrukcijom OUT. Zatim se ažuriraju R0 i R1 i, ako nije obavljen ceo prenos, prelazi na prenos sledećeg podatka. Ako je prenos završen, kontroler se zaustavlja upisom 0 u bit Start upravljačkog registra. Diskusija: Kako jedan operand u dvoadresnim instrukcijama mora biti u registru, nije bilo moguće direktno poslati konstantu u registar periferije (OUT # b, 42h) i slično. Kako su registri kontrolera 8-bitni, instrukcije koje operišu njihovim vrednostima imaju sufiks B, a ostale instrukcije imaju sufiks W. Adresa bloka i dužina bloka su 16-bitne veličine, pa na to treba obratiti pažnju. b) Glavni program koji inicijalizuje dati prenos prikazan je na slici Error! Reference source not found..3. ;Glavni program MOVW #20, R0 ;brojač u MemCnt MOVW R0, MemCnt MOVW #1000H, R0 ;pokazivač u MemSrc MOVW R0, MemSrc MOVW #0, R0 ;semafor na 0 MOVW R0, MemSem MOVB # B, R0 ;Start=1, Enable=1 OUTB R0, 42H ;pokretanje kontrolera. ;program koji ne upisuje u blok LOOP: MOVW MemSem, R0 ;čekanje na završetak prenosa CMPW R0, #1 ;ako semafor nije 1, čekaj

3 JNZ LOOP. ;može da se upisuje u blok Slika Error! Reference source not found..3. Glavni program sada inicijalizuje brojač bajtova za prenos u memorijskoj lokaciji MemCnt, kako bi registri u toku prenosa bili slobodni za druge potrebe. Isto važi i za pokazivač bajta u bloku za prenos u memorijskoj lokaciji MemSrc. Semafor koji će označiti kraj prenosa podataka i koji će postaviti prekidna rutina, postavlja se inicijalno na 0. Na kraju se pokreće kontroler, postavljanjem bita Start na 1, a bit Enable se postavlja na 1 kako bi kontroler generisao prekid svaki put kada je spreman da prihvati podatak. Kada je prenos pokrenut, glavni program može da obavlja druge poslove, pri čemu ne sme da upisuje u blok podataka koji se prenosi. Glavni program može da koristi sve registre, jer će ih prekidna rutina sačuvati na ulazu i restaurirati na povratku. Kada je to potrebno, glavni program ispituje da li je prenos gotov. Na to ukazuje postavljen semafor. Posle toga, glavni program može upisivati ponovo u blok koji je prenesen. Prekidna rutina je prikazana na slici Error! Reference source not found..4. ;Prekidna rutina INTH: PUSHW R0 ;sačuvaj registre PUSHW R1 MOVW MemSrc, R0 ;pokazivač u R0 MOVB (R0), R1 ;prenesi podatak u R1 OUTB R1, 41H ;pa u kontroler periferije INCW R0 ;povećaj pokazivač MOVW R0, MemSrc ;i vrati ga u MemSrc MOVW MemCnt, R0 ;brojač u R0 DECW R0 ;smanji brojač MOVW R0, MemCnt ;i vrati ga u MemCnt JNZ BACK ;ako nije poslednji, povratak MOVB #0, R0 ;zaustavi kontroler OUTB R0, 42H MOVW #1, R0 ;i postavi semafor MOVW R0, MemSem BACK: POPW R1 ;restauriraj registre POPW RTI R0 ;i vrati se Slika Error! Reference source not found..4. Prekidna rutina najpre čuva na steku registre koje će koristiti i koje će na kraju restaurirati. To su R0 i R1. Prekidna rutina se poziva onda kada stigne zahtev za prekidom od kontrolera periferije. Kontroler periferije generiše prekid onda kada je spreman za prenos. Prekidna rutina, dakle, može odmah obaviti prenos, nema potrebe za ispitivanjem bita Ready. Prenos se obavlja na uobičajen način. Zatim se pokazivač MemSrc pripremi za prenos sledećeg bajta, kao i brojač MemCnt. Ako je prenesen poslednji bajt, prekidna rutina treba da

4 zaustavi kontroler i da postavi semafor MemSem na 1, kako bi glavni program znao da je prenos završen. Ako to nije slučaj, samo se vraća iz prekidne rutine, uz restauraciju registara. Diskusija: Kako je jedina instrukcija koja operiše sa memorijom instrukcija MOV, nije bilo moguće direktno dekrementirati MemCnt, već je bilo neophodno preneti ga u registar. Podrazumeva se da instrukcija MOV ne deluje na indikator Z u PSW, ili da ga postavlja u skladu sa prenesenim podatkom. Inače instrukcija JNZ BACK ne bi funkcionisala ispravno. Iako je izvodljivo, nije potpuno dosledno koristiti samo registre za pokazivač i brojač. U tom slučaju glavni program ne bi mogao da koristi te registre dok se vrši prenos. Pošto su pokazivač i brojač već u memoriji, a potrebno ih je preneti u registre u prekidnoj urutini, prekidna rutina mora da sačuva registre koje koristi. Najzad, umesto semafora se može koristiti i sâm MemCnt kao indikator završetka prenosa. Prenos je završen kada je MemCnt = ZADATAK Adresne linije i linije podataka magistrale posmatranog računara su široke po 16 bita. Procesor je jednoadresni i operiše samo nad 16-bitnim podacima. Ulazno-izlazni i memorijski adresni prostori su razdvojeni. Periferije PER0 i PER1 imaju upravljačke, statusne i registre podataka redom na sledećim adresama: FF00h, FF01h, FF02h (PER0) i FF10h, FF11h, FF12h (PER1). U upravljačkim registrima najmlađi bit je bit Enable Interrupt kojim se dozvoljava prekid, najstariji je bit Start kojim se dozvoljava početak operacije, a bit 1 je bit smera operacije (0 ulaz, 1 izlaz). U statusnim registrima najmlađi bit je bit spremnosti Ready. Napisati program kojim se blok od 200h podataka učitava sa PER0, smešta u memoriju od lokacije F000h, obrađuje procedurom Obrada, i rezultat šalje na PER1. Operacije ulaza i izlaza realizovati ispitivanjem bita spremnosti. Procedura Obrada ne menja mesto ni dužinu bloka podataka. Ovu proceduru ne treba realizovati, već je samo pozvati na odgovarajućem mestu u programu pomoću naredbe CALL Obrada. Rešenje: Traženi program je prikazan na slici Error! Reference source not found..5. LOAD #200H ;brojač u MemCnt STORE MemCnt LOAD #F000H STORE MemDst LOAD #8000H OUT ;adresa u MemDst ;Start=1, Enable=0, Direction=0 FF00H ;pokreni kontroler LOOP1: IN FF01H ;ispitivanje bita spremnosti AND #1 JZ IN LOOP1 ;ako nije spreman, čekaj FF02H ;ulaz podatka STORE (MemDst) ;i smeštanje u memoriju LOAD MemDst ;ažuriranje pokazivača INC STORE MemDst

5 LOAD MemCnt ;i brojača DEC STORE MemCnt JNZ LOOP1 ;ako nije poslednji, ponovi ;zaustavi kontroler OUT FF00H ;Stop PER0 CALL Obrada ;obrada LOAD #200H ;brojač u MemCnt STORE MemCnt LOAD #F000H ;pokazivač u MemSrc STORE MemSrc LOAD #8002H OUT ;Start=1, Enable=0, Direction=1 FF10H ;pokretanje kontrolera LOOP2: IN FF11H ;ispitivanje bita spremnosti AND #1 JZ LOOP2 ;ako nije spreman, čekaj LOAD (MemSrc) OUT FF12H ;podatak na izlaz LOAD MemSrc ;ažuriranje pokazivača INC STORE MemSrc LOAD MemCnt ;i brojača DEC STORE MemCnt JNZ LOOP2 ;ako nije poslednji, ponovi ;zaustavi kontroler OUT FF10H ;Stop PER1 Slika Error! Reference source not found..5. Program se sastoji iz tri faze. Prva faza je učitavanje niza podataka, druga je poziv procedure Obrada, a treća je slanje niza na izlaz. Faze ulaza i izlaza niza podataka realizovane su na uobičajen način, tehnikom ispitivanja bita spremnosti. Procesor je jednoadresni, operiše sa 16 bitnim veličinama, a adresni prostori su razdvojeni, pa o svemu tome treba voditi računa pri pisanju programa. Diskusija: Nije potpuno dosledno, a u opštem slučaju ni ispravno, koristiti instrukciju CMP (Compare, poređenje) učitane vrednosti statusnog registra sa konstantom koja predstavlja bit spremnosti, umesto instrukcije AND. Naime, statusni registar ima i druge bite sa svojim značenjem, pa oni mogu biti i različiti od nule. Zato rezultat poređenja sa konstantom ne mora dati jednakost čak ni kada je bit spremnosti postavljen.

6 Kako ništa nije rečeno o dozvoljenim načinima adresiranja, moguće je bilo i direktno inkrementirati i dekrementirati operande u memoriji (INC MemSrc, DEC MemCnt). Ovakve instrukcije još uvek čuvaju jednoadresni format. Najzad, bilo je moguće odmah na početku pokrenuti oba kontrolera, iako se time ne dobija skoro ništa. 1.3 ZADATAK Jednoadresni računar sa 16-bitnim adresama i podacima poseduje razdvojen memorijski i ulazno/izlazni adresni prostor. Pri prekidu hardverski se čuvaju jedino PC i PSW. Periferije PER0 i PER1 imaju upravljačke, statusne i registre podataka redom na sledećim adresama: FF00h, FF01h, FF02h (PER0) i FF10h, FF11h, FF12h (PER1). U upravljačkim registrima najmlađi bit je bit Enable Interrupt kojim se dozvoljava prekid, najstariji je bit Start kojim se dozvoljava početak operacije, a bit 1 je bit smera operacije (0 ulaz, 1 izlaz). U statusnim registrima najstariji bit je bit spremnosti Ready. Napisati program kojim se: blok od 200h podataka učitava sa PER0, smešta u memoriju od lokacije F000h, zatim vrši obrada ovih podataka procedurom OBRADA (poziv procedure je CALL OBRADA) i potom vrši prenos obrađenog bloka (dužina i početna adresa su iste) iz memorije na PER1. Ulaz realizovati uz korišćenje mehanizma prekida, a izlaz uz ispitivanje bita spremnosti. Rešenje: Glavni program je prikazan na slici Error! Reference source not found..6. INTD LOAD #200H ;brojač u MemCnt STORE MemCnt LOAD #F000H STORE MemDst H STORE MemSem LOAD #8001H OUT INTE ;onemogućavanje prekida ;adresa u MemDst ;inicijalizacija semafora ;Start=1, Smer=0, Enable=1 FF00H ;pokreni kontroler ;omogućavanje prekida LOOP1: LOAD MemSem ;ispitivanje vrednosti semafora AND #1 JZ LOOP1 ;ako nije kraj prenosa, čekaj CALL Obrada LOAD #200H ;brojač u MemCnt STORE MemCnt ;obrada unetih podataka LOAD #F000H ;pokazivač u MemSrc STORE MemSrc LOAD #8002H OUT ;Start=1, Smer=1, Enable=0 FF10H ;pokretanje kontrolera

7 LOOP2: IN FF11H ;ispitivanje bita spremnosti AND #8000H JZ LOOP2 ;ako nije spreman, čekaj LOAD (MemSrc) OUT FF12H ;podatak na izlaz LOAD MemSrc ;ažuriranje pokazivača INC STORE MemSrc LOAD MemCnt ;i brojača DEC STORE MemCnt JNZ LOOP2 ;ako nije poslednji, ponovi ;zaustavi kontroler OUT FF10H ;Stop PER1 Slika Error! Reference source not found..6. Prekidna rutina je prikazana na slici Error! Reference source not found..7. PUSHA IN FF02H ;ulaz podatka STORE (MemDst) ;akumulator na stek ;i smeštanje u memoriju LOAD MemDst ;ažuriranje pokazivača INC STORE MemDst LOAD MemCnt ;i brojača DEC STORE MemCnt JNZ BACK ;ako nije poslednji, kraj ;zaustavi kontroler OUT LOAD #1H FF00H ;Stop PER0 STORE MemSem ;ažuriranje semafora BACK: POPA ;restauracija akumulatora RTI ;povratak iz prekidne rutine Slika Error! Reference source not found..7. Glavni program ostvaruje inicijalizaciju memorijskih promenljivih MemCnt, MemDst i MemSem potrebnih za ostvarivanje ulaza i pokreće kontroler PER0. Maskiranje prekida za vreme ovih operacija omogućava njihovo obavljanje proizvoljnim redosledom (u suprotnom slučaju pokretanje kontrolera periferije mora da bude poslednja operacija). Posle inicijalizacije, glavni program se vrti u petlji ispitujući MemSem dok se ne obavi prenos celokupnog bloka u memoriju. Nakon toga sledi obrada unetih podataka procedurom OBRADA i realizacija izlaza sa ispitivanjem Ready bita i zaustavljanjem kontrolera PER1 na kraju programa.

8 Prekidna rutina na ulazu čuva akumulator na steku (to je obavezno jer se hardverski čuvaju jedino PC i PSW, a glavni program koristi registar A pri ispitivanju semafora MemSem). Zatim sledi učitavanje podatka iz registra podataka PER1, ažuriranje memorijskih promenljivih MemDst i MemCnt. Ukoliko nije prenet poslednji bajt, akumulator se restaurira sa steka i kontrola vraća glavnom programu. U suprotnom slučaju, pre povratka u glavni program zaustavlja se kontroler PER0 i signalizuje kraj prenosa glavnom programu preko semafora MemSem. Diskusija: Prikazano je samo jedno od mogućih korektnih rešenja. Neke modifikacije zaslužuju da budu pomenute: u prikazanoj prekidnoj rutini nije vršena provera spremnosti kontrolera periferije jer je pretpostavljeno da je PER0 jedina periferija koja može izazvati izvršenje prekidne rutine, što implicira da ima spreman podatak za prenos. U nekim realnim upravljačkim sistemima koji rade u otežanim uslovima, ovo ispitivanje se može obavljati da bi se eliminisao efekat eventualnih smetnji na liniji zahteva za prekid. U ostalim slučajevima nije pogrešno, mada je redundantno, ispitivati bit spremnosti. Ukoliko bi se ispitivanjem utvrdilo da periferija nije spremna potrebno je obezbediti da se kontrola vrati glavnom programu, a ne da se vrši čekanje u prekidnoj rutini jer se time ova tehnika svodi na tehniku sa ispitivanjem bita spremnosti. kontroler PER0 u prikazanom rešenju zaustavljen je u okviru prekidne rutine. Ovo rešenje je sigurnije od zaustavljanja kontrolera u glavnom programu po izlasku iz prekidne rutine iz sledećeg razloga: može se desiti da, po izlasku kontrole iz prekidne rutine u glavni program a pre zaustavljanja kontrolera, periferija (pošto još nije zaustavljena) izazove novi prekid. Pošto se u prekidnoj rutini ispitivanje uslova za kraj obavlja posle prenosa, efektivno će biti prenet jedan bajt više od zadatog broja. Nasuprot ovoj situaciji, prekidi su po pravilu onemogućeni u toku izvršavanja prekidne rutine tako da se ova situacija u datom rešenju ne može pojaviti. 1.4 ZADATAK Jednoadresni računar sa 16-bitnom adresnom i magistralom podataka poseduje memorijski preslikan ulazno/izlazni adresni prostor. Periferije PER0 i PER1 imaju upravljačke, statusne i registre podataka redom na sledećim adresama: FF00h, FF01h, FF02h (PER0), i FF10h, FF11h, FF12h (PER1). U upravljačkim registrima najmlađi bit je Start kojim se dozvoljava početak operacije, najstariji je bit Enable kojim se dozvoljava prekid, a bit 2 je bit smera operacije (0 ulaz, 1 izlaz). U statusnim registrima najstariji bit je bit spremnosti Ready. Napisati glavni program i odgovarajuću prekidnu rutinu kojima se: blok od 100h reči učitava sa PER0 i smešta u memoriju počev od adrese od 1000h, zatim izvrši obrada unetih podataka pozivom procedure Obrada (CALL Obrada) i potom vrši prenos obrađenog bloka (dužina i početna adresa bloka su iste) iz memorije u PER1. Ulaz realizovati ispitivanjem odgovarajućeg bita statusa, a izlaz mehanizmom prekida. Rešenje: U prethodnim zadacima su detaljno objašnjeni svi mehanizmi koji se ovde koriste. Glavni program je prikazan na slici Error! Reference source not found..8. LOAD #100H ;inicijalizacija brojača STORE MemCnt LOAD #1000H ;inicijalizacija pokazivača STORE MemAdr

9 001H ;start kontrolera STORE FF00H P1: LOAD FF01H ;ispitivanje bita spremnosti AND #8000H JZ P1 LOAD FF02H ;ulaz podatka STORE (MemAdr) ;i smeštanje u memoriju INC MemAdr ;ažuriranje pokazivača DEC MemCnt ;i brojača JNZ P1 ;ako nije poslednji, ponovi ;zaustavljanje kontrolera STORE FF00H CALL Obrada ;obrada LOAD #100H ;inicijalizacija brojača STORE MemCnt LOAD #1000H ;inicijalizacija pokazivača STORE MemAdr STORE MemSem ;inicijalizacija semafora LOAD #8005H ;start kontrolera STORE FF10H. P2: LOAD MemSem ;prenos završen? CMP #1 JNZ P2 Slika Error! Reference source not found..8. Prekidna rutina za PER1 je prikazana na slici Error! Reference source not found..9. PER1: LOAD (MemAdr) ;izlaz podatka STORE FF12H INC MemAdr ;ažuriranje pokazivača DEC MemCnt ;i brojača JNZ BACK ;ako nije poslednji, vrati se ;zaustavljanje kontrolera STORE FF10H LOAD #1 ;postavljanje semafora STORE MemSem BACK: RTI ;povratak Slika Error! Reference source not found..9.

10 1.5 ZADATAK Jednoadresni računar sa 16-bitnom adresnom i 8-bitnom magistralom podataka poseduje memorijski preslikan ulazno/izlazni adresni prostor. Periferije PER0, PER1 i PER2 imaju upravljačke, statusne i registre podataka redom na sledećim adresama: FF10h, FF11h, FF12h (PER0), FF20h, FF21h, FF22h (PER1) i FF30h, FF31h, FF32h (PER3). U upravljačkim registrima najstariji bit je Start kojim se dozvoljava početak operacije, najmlađi je bit Enable kojim se dozvoljava prekid, a bit 3 je bit smera operacije (1 ulaz, 0 izlaz). U statusnim registrima najstariji bit je bit spremnosti Ready. Napisati glavni program i odgovarajuće prekidne rutine kojima se: istovremeno sa periferija PER0 i PER1 učitavaju blokovi od po 100h bajtova i smeštaju u memoriju počev od lokacija 1000h (PER0) i 1100h (PER1), zatim izvrši obrada unetih blokova podataka pozivom procedure Obrada (CALL Obrada) i potom vrši prenos obrađenog bloka od 200h bajtova, počev od adrese 1000h iz memorije u PER2. Obe ulazne operacije izvršiti korišćenjem prekida, a izlaznu operaciju ispitivanjem bita Ready. Rešenje: Obe ulazne operacije treba izvršavati uporedo. To znači da treba inicijalizovati oba ulazna prenosa i pokrenuti oba kontrolera PER0 i PER1. Tokom prenosa će se pozivati prekidne rutine od ovih periferija međusobno nezavisno, i ti prenosi će se obavljati do kraja. Glavni program treba da ispita da li su oba prenosa završena, pre nego što pređe na obradu. Posle toga, glavni program će izvršiti obradu, a potom preći na izlaznu operaciju. Uobičajeni mehanizmi ulaza i izlaza opisani su detaljno u prethodnim zadacima. Glavni program je prikazan na slici Error! Reference source not found..10. LOAD #1000h STORE MemB0 LOAD #1100h STORE MemB1 LOAD #100h STORE MemCnt0 STORE MemCnt1 STORE MemSem0 STORE MemSem1 LOADB #89h STOREB STOREB FF10h FF20h ;pokretanje obe ulazne operacije Wait0: LOAD MemSem0 ;čekanje na završetak sa PER0 AND #1 JZ Wait0 Wait1: LOAD MemSem1 ;čekanje na završetak sa PER1 AND #1 JZ Wait1 CALL Obrada ;obrada LOAD #1000h ;izlazna operacija

11 STORE MemB LOAD #200h STORE MemCnt LOAD #80h STORE FF30h Loop: LOAD FF31h AND #80h JZ Loop LOADB (MemB) STOREB FF32h INC MemB DEC MemCnt JNZ Loop STOREB FF30h Slika Error! Reference source not found..10. Prekidne rutine su prikazane na slici Error! Reference source not found..11. Per0: LOADB FF12h STOREB (MemB0) INC MemB0 DEC MemCnt0 JNZ Back0 STOREB FF10h INCA STORE MemSem0 Back0: RTI Per1: LOADB FF22h STOREB (MemB1) INC MemB1 DEC MemCnt1 JNZ Back1 STOREB FF20h INCA STORE MemSem1 Back1: RTI Slika Error! Reference source not found..11. Diskusija:

12 Neophodno je pokrenuti obe ulazne operacije, pa onda čekati na završetak obe. Pogrešno je čekati na završetak prve, pre nego što se pokrene druga. To bi značilo nepotrebnu sekvencijalizaciju ovih operacija. Bitan efekat je upravo u tome što obe periferije paralelno izvršavaju svoje operacije, čime se dobija na vremenu. Ipak, procesor ne može istovremeno prenositi same podatke iz oba kontrolera u memoriju, to se obavlja sekvencijalno. Dobitak na vremenu je u tome što same periferije i njihovi kontroleri rade paralelno i nezavisno. 1.6 ZADATAK Jednoadresni računar sa 16-bitnom adresnom i 8-bitnom magistralom podataka poseduje razdvojen memorijski i ulazno/izlazni adresni prostor. Periferije PER0, PER1 i PER2 imaju upravljačke, statusne i registre podataka redom na sledećim adresama: FF00h, FF01h, FF02h (PER0), FF10h, FF11h, FF12h (PER1) i FF20h, FF21h, FF22h (PER2). U upravljačkim registrima najstariji bit je Start kojim se dozvoljava početak operacije, najmlađi je bit Enable kojim se dozvoljava prekid, a bit 3 je bit smera operacije (1 ulaz, 0 izlaz). U statusnim registrima najmlađi bit je bit spremnosti Ready. Napisati glavni program i odgovarajuće prekidne rutine kojima se: sa periferije PER0 učitava blok od 200h bajtova i smešta u memoriju počev od lokacije 2000h, zatim izvrši obrada unetog bloka podataka pozivom procedure Obrada (CALL Obrada) i potom istovremeno vrši prenos obrađenog bloka od 200h bajtova, počev od adrese 2000h iz memorije u PER1 i PER2. Ulaznu operaciju izvršiti ispitivanjem bita Ready, a obe izlazne operacije korišćenjem prekida. Rešenje: Principi ovih prenosa objašnjeni su u zadatku ******. Situacija je praktično ista, samo što su smerovi prenosa različiti. Glavni program je prikazan na slici Error! Reference source not found..12. LOADW #200h ;ulazna operacija STOREW LOADW #2000h STORE MemAdr LOADB #88h OUTB FF00h MemCnt Wait: INB FF01h AND #01h JZ INB STOREB INCW DECW JZ CALL Wait FF02h MemAdr MemCnt Wait Obrada (MemAdr) LOADW #200h ;pokretanje obe izlazne operacije STOREW STOREW LOADW #2000h MemCnt1 MemCnt2

13 STOREW MemAdr1 STOREW MemAdr2 LOADW #0 STOREW MemSem1 STOREW MemSem2 LOADB #81h OUTB FF10h OUTB FF20h. Wait1: LOADW MemSem1 CMPW #1 JNZ Wait1 Wait2: LOADW MemSem2 CMPW #1 JNZ Wait2 Slika Error! Reference source not found..12. Prekidne rutine su prikazane na slici Error! Reference source not found..13. Per1: LOADB (MemAdr1) OUTB FF12h INCW MemAdr1 DECW MemCnt1 JNZ Bck1 LOADB #0 OUTB FF10h LOADW #1 STOREW MemSem1 Bck1: RTI Per2: LOADB (MemAdr2) OUTB FF22h INCW MemAdr2 DECW MemCnt2 JNZ Bck2 LOADB #0 OUTB FF10h LOADW #1 STOREW MemSem2 Bck2: RTI Slika Error! Reference source not found..13.

14 Diskusija: Kako dve izlazne operacije rade uporedo i nezavisno, neophodno je da obe imaju zasebne skupove promenljivih s kojima operišu (brojač, pokazivač i semafor), iako rade nad istim blokom podataka. Prekidne rutine se pozivaju potpuno nezavisno i u nepoznatom međusobnom poretku, pa svaka od njih operiše nad zasebnim skupom ovih promenljivih. 1.7 ZADATAK Jednoadresni procesor sa razdvojenim adresnim prostorima, memorija, periferije PER0 i PER1 povezani su sitemskom magistralom sa 16 adresnih linija i 16 linija za podatke. Adresiranje je na nivou 16-bitnih reči. Mehanizam prekida je vektorisan a broj ulaza u IV tabelu je određen fiksno (0 za PER0, 1 za PER1). Adrese relevantnih registara su prikazane na slici Error! Reference source not found..14. PER0_CONTROL FF00h PER1_CONTROL FF10h PER0_STATUS FF01h PER1_STATUS FF11h PER0_DATA FF02h PER1_DATA FF12h Slika Error! Reference source not found..14. U upravljačkim registrima bit 0 je Start kojim se dozvoljava početak operacije, bit 1 određuje smer operacije (0 ulaz, 1 izlaz), bit 4 je Enable kojim se dozvoljava prekid, a u statusnim registrima bit 0 je Ready koji signalizira spremnost kontrolera. Napisati glavni program i odgovarajuću prekidnu rutinu kojima se: uporedo vrši učitavanje niza A(i) (i = 0,, 99) sa PER0 u memorijiski blok koji počinje od adrese 1000h, i niza B(i) (i = 0,, 99) sa PER1 u memorijski blok počev od adrese 1100h, zatim izvrši sabiranje unetih nizova (B(i) = A(i) + B(i)) i rezultujući niz šalje na periferiju PER0. Ulaz sa PER0 realizovati korišćenjem mehanizma prekida, ulaz sa PER1 realizovati ispitivanjem bita spremnosti, a izlaz na PER0 korišćenjem mehanizma prekida. Kontrolni registar PER0 može da se čita. Rešenje: Specifičnost ovog zadatka je što je potrebno najpre sa PER0 izvršiti operaciju ulaza korišćenjem prekida, a zatim operaciju izlaza na istu periferiju takođe korišćenjem prekida. Kako ova periferija generiše jedinstven zahtev za prekid, kome opet pripada jedna prekidna rutina, sledi da je neophodno u samoj prekidnoj rutini softverski utvrditi da li je u toku operacija ulaza ili izlaza. U odnosu na to se vrši odgovarajući prenos u datom smeru. Najjednostavnije je razlikovati dve operacije pomoću jedne promenljive MemDir koja će biti postavljena pri inicijalizaciji prenosa, u glavnom programu, na odgovarajuću vrednost, a zatim ispitivana u prekidnoj rutini. Druga stvar na koju treba obratiti pažnju je da ulazne operacije treba obavljati uporedo. To znači da se u toku prenosa sa PER1 u glavnom programu generišu prekidi sa PER0, u čijim se prekidnim rutinama obavlja prenos jednog po jednog podatka. Na ovaj način se paralelizuje rad dve periferije i njihovih kontrolera, dok sam prenos iz memorije u kontrolere periferija vrši procesor. Iako nema paralelizacije ovog prenosa iz memorije u kontrolere periferija (jer sve radi procesor, nešto u glavnom programu, a nešto u prekidnoj rutini), postiže se nezavisnost rada dve periferije, jer se ničime ne uslovljava međusobni redosled operacija prema njima. Štaviše, greška bi bilo na bilo koji način međusobno uslovljavati tokove i redosled operacija sa ove dve periferije. Traženi program izgleda ovako: Glavni program je prikazan na slici Error! Reference source not found..15. LOAD #100h

15 STORE MemCnt0 STORE MemCnt1 LOAD #1000h STORE MemAdr0 LOAD #1100h STORE MemAdr1 STORE MemSem0 ;smer: ulaz STORE MemDir LOAD #11h OUT FF00h 1h OUT FF10h Crdy: IN FF11h AND #01h JZ Crdy IN FF12h STORE (MemAdr1) INC MemAdr1 DEC MemCnt1 JNZ Crdy OUT FF10h Wait: LOAD MemSem0 CMP #1 JNZ Wait LOAD #100h STORE MemCnt LOAD #1000h STORE MemA LOAD #1100h STORE MemB Loop: LOAD (MemA) ADD (MemB) STORE (MemB) INC MemA INC MemB DEC MemCnt JNZ Loop

16 LOAD #100h STORE MemCnt0 LOAD #1100h STORE MemAdr0 STORE MemSem0 LOAD #1 ;smer: izlaz STORE MemDir LOAD #13h OUT FF00h Wait1: LOAD MemSem0 CMP #1 JNZ HALT Wait1 Slika Error! Reference source not found..15. Prekidna rutina je prikazana na slici Error! Reference source not found..16. LOAD MemDir ;koji smer? CMP #1 JZ ;input IN Out FF02h STORE (MemAdr0) Inc: INC MemAdr0 DEC JNZ MemCnt0 Back LOAD #1 STORE MemSem0 OUT JMP ;output FF00h Back Out: LOAD (MemAdr0) Back: OUT JMP Diskusija: FF02h Inc RTI Slika Error! Reference source not found..16. Zadatak se mogao rešiti i na još nekoliko načina. Prvo, umesto softverske promenljive, moguće je u prekidnoj rutini ispitivati vrednost bita smera u kontrolnom registru koji je,

17 prema uslovima zadatka, povezan na magistralu tako da je moguće čitati njegovu vrednost. Drugo, moguće je pretpostaviti i da u statusnom registru postoji isti ovakav bit smera, koji je zapravo kopija bita smera u kontrolnom registru, i koji upravo služi za utvrđivanje smera u prekidnoj rutini. Najzad, najsloženije rešenje se sastoji u formiranju dve prekidne rutine za PER0, jedne za ulaz a druge za izlaz, uz obaveznu promenu vektora u glavnom programu. U svakom slučaju, sasvim je pogrešno koristiti dve prekidne rutine bez preusmeravanja prekida sa jedne na drugu, kada se u glavnom programu prelazi sa operacije ulaza na operaciju izlaza. 1.8 ZADATAK Jednoadresni procesor, periferije PER0 i PER1, i memorija povezani su magistralom sa 16 adresnih linija i 16 linija za podatke. Adresiranje je na nivou 16-bitnih reči. Adrese relevantnih registara date su na slici Error! Reference source not found..17. PER0_CONTROL FF00h PER1_CONTROL FF10h PER0_STATUS FF01h PER1_STATUS FF11h PER0_DATA FF02h PER1_DATA FF12h Slika Error! Reference source not found..17. Bit 0 kontrolnih registara je Start bit, bit 1 definiše smer operacije (0 ulaz, 1 izlaz), a bit 2 je Enable kojim se omogućuje prekid. Bit 4 statusnih registara je Ready bit. Napisati program i odgovarajuće prekidne rutine kojima se realizuje: učitavanje niza A(i), i = 0,, 999 sa PER0 i slanje kvadriranog niza (A(i) A(i)) na PER1. Prijem sa PER0 i slanje na PER1 realizovati uporedo, tj. omogućiti slanje elementa niza na PER1 čim je to moguće. Ulaz relizovati mehanizmom prekida, a izlaz ispitivanjem bita spremnosti. Rešenje: U memoriji treba rezervisati prostor koji odgovara dužini niza koji se obrađuje (1000 reči). Pretpostavimo da ulazni bafer počinje na adresi 2000h. Definišemo dva pokazivača: (a) MemWP koji pokazuje na prvu slobodnu lokaciju u koju se može smestiti sledeći element koji dolazi sa PER0, i (b) MemRP koji pokazuje na prvu lokaciju sa koje se može pročitati prvi sledeći element sa slanje na PER1. Glavni program je prikazan na slici Error! Reference source not found..18. LOAD #2000h ;početna adresa ulaznog bafera STORE MemWP STORE MemRP LOAD #1000 STORE CntW STORE CntR LOAD #3 ;pokazivač koji prati učitavanje sa PER0 ;pokazivač koji prati slanje na PER1 ;broj elemenata niza OUT FF00 ;start PER0 LOAD #1 OUT FF10h ;start PER1 Chck: IN FF11h AND #10h JZ Chck ;provera da li postoji element spreman za slanje LOAD MemWP

18 SUB MemRP JLE Chck ;skok ako je rezultat oduzimanja 0 LOAD (MemRP) MUL (MemRP) ;kvadriranje elementa niza OUT FF22 ;slanje rezultujućeg elementa na PER1 INC DEC JNZ MemRP CntR Chck STORE FF10h HALT ;Stop PER0 Slika Error! Reference source not found..18. Prekidna rutina periferije PER0 je prikazana na slici Error! Reference source not found..19. Per1: IN FF02 Back: STORE (MemWP) INC DEC JNZ MemWP CntW Back OUT FF00h ;Stop PER0 Napomena: RTI Slika Error! Reference source not found..19. Brojači CntR i CntW nisu bili neophodni. Za detektovanje kraja tokom ulaza odnosno izlaza mogu se koristiti pokazivači MemWP i MemRP, respektivno. Analiza: Prikazano rešenje zahteva rezervisanje bafera čija veličina odgovara veličini niza koji se obrađuje. Budući da se učitani elementi niza odmah prosleđuju na izlaz opravdano je postaviti pitanje da li je potrebno rezervisati toliki prostor u memoriji. Možemo grubo definisati pojam brzine periferije kao broj reči koji periferija šalje (prima) u jedinici vremena. U tom slučaju vreme koje je potrebno da periferija PER0 ceo niz elemenata pod pretpostavkom da je trajanje prekidne rutine zanemarljivo iznosi: t = len v, 0 0 pri čemu je len dužina niza koji se učitava (u ovom slučaju 1000), a v 0 brzina periferije PER0. Slično, vreme koje je potrebno za slanje celog niza na periferiju PER1 iznosi: t = len v, 1 1 pri čemu je v 1, brzina periferije PER1. Kolika je veličina bafera koji bi bio dovoljan?

19 Ukoliko je periferija PER1 brža od periferije PER0 dovoljan je minimalni bafer jer će se praktično podatak uvek poslati na PER1 pre nego što stigne novi podatak sa PER0. Ukoliko je PER0 brža (podaci se brže generišu nego što periferija PER1 može da ih prihvati) veličina bafera se izračunava na osnovu sledeće formule: B= len t 0 v 1, odnosno B= len ( 1 v1 v0 ). Na osnovu prethodne analize zaključujemo da se bafer u memoriji može realizovati kao FIFO kružni bafer. Sada možemo pokazati realizaciju ulaza i izlaza u situaciji kada na raspolaganju imamo bafer ograničenog kapaciteta. Rešenje: Kao i u prethodnom slučaju potrebna su dva pokazivača MemWP i MemRP (na početku oba bafera se inicijalizuju na 0). Najpre definišimo (slika Error! Reference source not found..20) dve operacije za rad sa FIFO kružnim baferom: (a) operacija PUT kojom stavljamo novi element u bafer (u ovom slučaju stiže sa PER0), i (b) operacija GET kojom se uzima prvi spreman element iz bafera (u ovom slučaju podatak uzima PER1). Takođe, uvodimo dva indikatora Full i Empty koji kada imaju vrednost različitu od nule ukazuju da je FIFO befer pun, odnosno prazan, redom. Put(e) { if (!Full) { Mem[MemWP] e; MemWP (MemWP + 1) mod Size; if (MemWP == MemRP) Full = 1; } } a) Get(e) { if (!Empty) { e Mem[MemRP]; MemRP (MemRP + 1) mod Size; if (MemWP == MemRP) Empty = 1; } } b) Slika Error! Reference source not found..20. Imajući u vidu gore navedena objašnjenja, rešenje polaznog zadatka u uslovima kada se kao bafer u memoriji koristi FIFO bafer kapaciteta 100 reči je dato sledećim programom i potprogramom. Glavni program je prikazan na slici Error! Reference source not found..21. LOAD #100 STORE Size ;postavljanje maksimalne veličine bafera

20 LOAD #2000h ;početna adresa ulaznog bafera STORE MemWP ;pokazivač koji prati učitavanje sa PER0 STORE MemRP ;pokazivač koji prati slanje na PER1 LOAD #1000 ;broj elemenata niza STORE CntW STORE CntR STORE Full ;inicijalizacija indikatora Full=0 INC STORE Empty ;inicijalizacija indikatora Empty=1 LOAD #3 OUT FF00 ;start PER0 LOAD #1 OUT FF10h ;start PER1 Chck: IN FF11h AND #10h JZ Chck ;provera da li postoji element za slanje (Empty!=0) LOAD OR #0 JNZ LOAD Empty Chck (MemRP) MUL (MemRP) ;kvadriranje elementa niza OUT FF22 ;slanje rezultujućeg elementa na PER1 INC MemRP ;MemRP=(MemRP+1)/Size DIV Size ;celobrojno deljenje STORE MemRP CMP JNZ MemWP Skip LOAD #1 STORE Empty Skip: DEC CntR JNZ Chck STORE FF10h ;Stop PER0 HALT ;setovanje indikatora Empty Slika Error! Reference source not found..21. Prekidna rutina periferije PER0 je prikazana na slici Error! Reference source not found..22. Per0:

21 ;provera da li je red već pun LOAD Full OR #0 JNZ Back IN FF02 ;učitavanje podatka sa periferije STORE (MemWP) INC MemWP ;MemWP=(MemWP+1)/Size DIV Size ;celobrojno deljenje STORE MemWP CMP JNZ LOAD #1 MemRP Skipp STORE Full ;postavljanje indikatora Full Skipp: DEC CntW Back: JNZ Back OUT FF00h ;Stop PER0 RTI Slika Error! Reference source not found..22. Kolika je odnos brzina periferija, tj. koliko periferija PER1 može biti sporija od PER0 pa da nikada ne dođe do prepunjavanja bafera od 100 reči? Na osnovu ranije izvedene formule B= len (1 v1 v0), izračunava se da je odnos brzina periferija v1 v0 = 1 B len= 09., Dakle, prijemni bafer se neće prepuniti ako brzina periferije PER1 nije manja od 0,9v 0. Ako se, ipak, bafer prepuni ulazna periferija će ostati blokirana sve dok se ne oslobodi prostor za smeštanje novog podatka. 1.9 ZADATAK Dvoadresni procesor sa 16 registara opšte namene poseduje memorijski preslikan ulazno/izlazni adresni prostor. Procesor, memorija, periferije PER0, PER1 i PER2 povezani su sitemskom magistralom sa 16 adresnih linija i 16 linija za podatke. Adresiranje je na nivou 16-bitnih reči. Adrese relevantnih registara su prikazane na slici Error! Reference source not found..23. PER0_CONTROL FF00h PER1_CONTROL FF10h PER2_CONTROL FF20h PER0_STATUS FF01h PER1_STATUS FF11h PER2_STATUS FF21h PER0_DATA FF02h PER1_DATA FF12h PER2_DATA FF22h Slika Error! Reference source not found..23. U upravljačkim registrima bit 15 je Start kojim se dozvoljava početak operacije, bit 0 određuje smer operacije (0 ulaz, 1 izlaz), bit 7 je Enable kojim se dozvoljava prekid, a u statusnim registrima bit 0 je Ready koji signalizira spremnost kontrolera periferije. Napisati glavni program i odgovarajuće prekidne rutine kojima se uporedo: vrši učitavanje niza A(i) (i = 0,, 99) sa PER0 u memorijiski blok koji počinje od adrese 1000, i niza B(i) (i = 0,, 99) sa PER1 u memorijski blok počev od adrese 2000, formiranje rezultujućeg niza

22 C(i) (C(i) = A(i) + B(i), i = 0,, 99) koji se smešta u memorijski blok počev od adrese 3000, i slanje rezultujućeg niza C na periferiju PER2. Formiranje niza C teče uporedo sa učitavanjem, tj. čim se učita i-ti element niza A(B) formira se i-ti element niza C pod uslovom da je učitan i-ti element niza B(A). Takođe, slanje niza C na PER2 treba započeti pre nego što je ceo niz C formiran, tj. čim je neki element niza C formiran treba omogućiti njegovo slanje na PER2. Ulaz sa PER0 i PER1 realizovati korišćenjem mehanizma prekida, a izlaz na PER2 ispitivanjem bita spremnosti. Rešenje: Diskusija Problem u ovom zadatku je da se ispravno postave svi vremenski odnosi između uporednih operacija. Tačnije, potrebno je precizno definisati potrebne i dovoljne uslove da se neka operacija izvrši. Nikako nije dobro da uslovi budu prestrogi, čime bi se nepotrebno neka operacija kočila. Uslovi su sledeći: Da bi se učitao element u niz A, potrebno je i dovoljno da periferija PER0 bude spremna za prenos. Analogno je za niz B. Nijedan drugi uslov nije potreban. To znači da nikako nije dobro međusobno uslovljavati redosled učitavanja dva niza, npr. zahtevati naizmenično učitavanje elemenata niza A i B, ili čekati na neki element niza B, a pri tom ne učitavati elemente niza A, iako je periferija PER0 spremna (npr. periferija PER0 radi brže). Treba shvatiti da periferije rade nezavisno, različitim brzinama, i da tako nezavisno elementi treba i da se učitavaju. Upravo zbog toga se učitavanje vrši prekidnim rutinama. Poziv prekidne rutine se dešava upravo kada je navedeni uslov zadovoljen (periferija je spremna). Prema tome, u prekidnim rutinama treba odmah učitati element u niz, bez dodatnih uslova. Da bi se izračunao jedan element i niza C, treba da su odgovarajući elementi A(i) i B(i) učitani. To je i potreban i dovoljan uslov. Prema tome, element i niza C može da se izračuna kada se učitava element i niza A, pod uslovom da je već učian B(i), ili analogno, kada se učitava B(i), pod uslovom da je već učitan A(i). Najzad, da bi se izvršio izlaz elementa C(i), potrebno je da je taj element izračunat i da je periferija spremna za izlaz. Rešenje Prema prethodnoj diskusiji, rešenje se može skicirati u pseudojeziku. Dobro je najpre ovako navesti rešenje, a ne odmah u asembleru, jer se time dobija na preglednosti i razumljivosti. Kao indeks za upis u niz A služiće mca, za upis u B mcb, indeks za upis izračunatog elementa u C je mwcc, a indeks za čitanje iz C (izlazna operacija) je rdc. Prekidna rutina za PER0 (ulaz niza A) je prikazana na slici Error! Reference source not found..24. mca := mca + 1; Učitaj element A[mcA]; Da li je B[mcA] već učitan: mcb >= mca? Ako jeste, mwcc := mwcc + 1; izračunaj C[mwcC] := A[mcA] + B[mcA]; Da li je učitan poslednji A: mca == 99? Ako jeste, zaustavi PER0

23 Slika Error! Reference source not found..24. Prekidna rutina za PER1 (ulaz niza B) je prikazana na slici Error! Reference source not found..25. mcb := mcb + 1; Učitaj element B[mcB]; Da li je A[mcB] već učitan: mca >= mcb? Ako jeste, mwcc := mwcc + 1; izračunaj C[mwcC] := A[mcB] + B[mcB]; Da li je učitan poslednji B: mcb == 99? Ako jeste, zaustavi PER1 Slika Error! Reference source not found..25. Glavni program treba da inicijalizuje sve indekse i prenose, kao i da vrši izlaznu operaciju, što je prikazano na slici Error! Reference source not found..26. mca := 0, mcb := 0, mwcc := 0, rdc := 0; Inicijalizuj prenos sa PER0, PER1 i PER2; Petlja: Sačekaj da PER2 bude spremna; Da li je C[rdC] izračunat: rdc <= mwcc? Ako jeste, pošalji na izlaz C[rdC]; rdc := rdc + 1; Da li je rdc == 99? Ako jeste, zaustavi periferiju PER2, inače ponovi petlju Slika Error! Reference source not found..26. Prema datom algoritmu, program na asembleru se jednostano piše. Indeks rdc je u R1. Glavni program je prikazan na slici Error! Reference source not found..27. MOV R0, -1 MOV mca, R0 MOV mcb, R0 MOV mwcc, R0 MOV R1, R0 ;R1 is read pointer MOV FF00h, #8080h ;start PER0 MOV FF10h, #8080h ;start PER1 MOV FF20h, #8001h ;start PER2 Wait: MOV R0, FF21h ;read status CMP R0, #1 JNZ Wait MOV R2, mwcc CMP R2, R1 BLE INC Wait R1 MOV FF22h, 3000[R1] CMP R1, #99

24 JNZ Wait MOV FF20h, #0 HALT Slika Error! Reference source not found..27. Prekidna rutina za PER0 je prikazana na slici Error! Reference source not found..28. CLI PUSH R0 PUSH R1 PUSH R2 MOV R0, FF02h MOV R1, mca INC R1 MOV mca, R1 MOV 1000[R1], R0 CMP R1, mcb BGT SkipA ADD R0, 2000[R1] MOV R2, mwcc INC R2 MOV mwcc, R2 MOV 3000[R2], R0 SkipA: CMP R1, #99 JNZ BackA MOV FF00h, #0 BackA: POP R2 POP R1 POP R0 RTI Slika Error! Reference source not found..28. Prekidna rutina za PER1 je prikazana na slici Error! Reference source not found..29. CLI PUSH R0 PUSH R1 PUSH R2 MOV R0, FF12h MOV R1, mcb INC R1 MOV mcb, R1 MOV 2000[R1], R0 CMP R1, mca

25 BGT SkipB ADD R0, 1000[R1] MOV R2, mwcc INC MOV R2 mwcc, R2 MOV 3000[R2], R0 SkipB: CMP R1, #99 JNZ BackB MOV FF10h, #0 BackA: POP R2 POP POP RTI R1 R0 DMA kontroler 1.10 ZADATAK Slika Error! Reference source not found..29. Adresni prostor računara je kapaciteta 64 KB, a adresibilna jedinica je bajt. 16-bitne veličine se u memoriju smeštaju tako da je na nižoj adresi niži bajt. Procesor je jednoadresni, a ulazno/izlazni adresni prostor je memorijski preslikan. Posmatra se neka spora ulazno/izlazna jedinica sa kojom se operacije obavljaju korišćenjem DMA kontrolera. Procesor i DMA kontroler su jedini masteri na magistrali, pa ne postoji potreba za arbitratorom magistrale. Potrebno je preneti blok od 20h bajtova počev od adrese 500h iz memorije u periferiju. a) Nacrtati principijelne šeme DMA kontrolera i kontrolera periferije, naznačiti njihove programski dostupne registre, dodeliti im adrese i opisati značenje relevantnih bitova u tim registrima. b) Napisati glavni program koji inicijalizuje i pokreće ovaj prenos. Obezbediti i opisati mehanizam koji omogućava glavnom programu da ne započne sa pisanjem u blok operativne memorije odakle se podaci šalju sve dok se prenos ne obavi do kraja. c) Napisati prekidnu rutinu za ovaj prenos. d) Koliko puta će DMA kontroler generisati prekid? Kakav je odgovor na ovo pitanje ako je u pitanju brza periferija, a DMA kontroler radi u burst režimu? Rešenje: a) Programski dostupni registri DMA kontrolera su prikazani na slici 0.. DMA_CONTROL DMA_ADDR_HIGH DMA_ADDR_LOW DMA_DATA DMA_STATUS DMA_COUNT_HIGH DMA_COUNT_LOW Slika Njima su dodeljene adrese prikazane na slici 0..

26 DMA_CONTROL FF00h DMA_ADDRESS_LOW FF01h DMA_ADDRESS_HIGH FF02h DMA_COUNT_LOW FF03h DMA_COUNT_HIGH FF04h DMA_DATA FF05h DMA_STATUS FF06h Slika DMA_CONTROL je upravljački registar DMA kontrolera. On je po pravilu predviđen samo za upis. U njega procesor upisuje binarnu vrednost kojom kontroleru zadaje odgovarajuće parametre režima rada i pokreće kontroler. Značenje relevantnih bitova u DMA_CONTROL registru je prikazano na slici 0.. START 0 prenos nije u toku (stop) 1 prenos u toku (start) BRZINA 0 spora periferija (cycle stealing) 1 brza periferija (burst) SMER 0 ulaz 1 izlaz Slika DMA_CONTROL DMA_STATUS je statusni registar DMA kontrolera. On je po pravilu predviđen samo za čitanje. Procesor čita njegovu vrednost i na osnovu stanja pojedinih bitova, utvrđuje status izvršene operacije. Značenje relevantnih bitova u DMA_STATUS registru je prikazano na slici 0.. End Of Operation 0 prenos je još uvek u toku 1 prenos je završen ERROR 0 prenos je ispravno završen 1 greška u prenosu Slika DMA_STATUS 7 DMA_ADDRESS_LOW i DMA_ADDRESS_HIGH su niži i viši bajt adresnog registra kontrolera. Ovaj registar služi da čuva adresu tekuće lokacije za prenos iz ili u memoriju. U njega procesor upisuje početnu adresu bloka memorije iz koga ili u koji se vrši prenos. Kako su adrese 16-bitne, a adresibilna jedinica bajt, ovaj registar mora da bude dvobajtni. 0 0

27 DMA_COUNT_LOW i DMA_COUNT_HIGH su niži i viši bajt brojačkog registra kontrolera. Ovaj registar služi da odbrojava reči pri prenosu. U njega procesor upisuje broj bajtova koje treba preneti (dužina bloka). Posle prenosa svakog podatka on se dekrementira, a kada stigne do nule prenos je završen. Kako su adrese 16-bitne, adresibilna jedinica bajt, a blok može biti dugačak koliko i ceo adresni prostor, i ovaj registar mora da bude dvobajtni. Najzad, DMA_DATA je registar podatka DMA kontrolera. Njega DMA kontroler koristi kao prihvatni registar pri prenosu svakog bajta. Kako ga koristi samo sam DMA kontroler, a procesor nema nikakve potrebe da mu pristupa, ovaj registar ne mora biti programski dostupan, iako je i to moguće. Programski dostupni registri kontrolera periferije su prikazani na slici 0.. PER_CONTROL PER_STATUS PER_DATA Slika 0.34 Njima su dodeljene adrese prikazane na slici 0.. PER_CONTROL FF10h PER_STATUS FF11h PER_DATA FF12h Slika Značenje relevantnih bitova u PER_CONTROL registru je prikazano na slici 0.. START 0 prenos nije u toku 1 prenos u toku SMER 0 ulaz 1 izlaz Slika PER_CONTROL 7 1 b) Program koji inicijalizuje i pokreće prenos je prikazan na slici 0.. LOADW #0020h STOREW LOADW #0500h STOREW LOADW #0 STOREW LOADB #81h FF03H FF01 msem 0

28 STOREB FF00h LOADB #81H STOREB WAIT: CMP #1 JNZ FF10h LOADW msem WAIT Slika Glavni program samo inicijalizuje odgovarajuće registre DMA kontrolera prema zahtevanom prenosu. Zatim pokreće DMA i kontroler periferije. Mehanizam kojim se obezbeđuje da glavni program zna kada je prenos završen, tj. da sme da upisuje u dati blok memorije tek kada je prenos završen je semafor. On je pre prenosa inicijalizovan na 0, a prekidna rutina, koja se poziva kada je prenos završen, postaviće ga na 1. Glavni program ispituje njegovu vrednost i, kada je ona 1, nastavlja na onaj deo u kome je neophodno da prenos bude završen. c) Prekidna rutina je prikazana na slici 0.. DMAC: LOADB #0 OUT OUT LOADW #1 STOREW RTI FF00h FF10h msem Slika Prekidna rutina se izvršava onda kada DMA kontroler generiše prekid. To je slučaj kada je DMA završio celokupan prenos. Zato u ovoj rutini treba samo zaustaviti oba kontrolera i postaviti vrednost semafora na 1. Pretpostavljeno je da je akumulator 16-bitni. Kada se izvršavaju instrukcije nad 8-bitnim veličinama, koriste se samo nižih osam bita akumulatora. Pretpostavljeno je takođe da samo instrukcije LOAD i STORE mogu da se izvršavaju i nad 8-bitnim (LOADB i STOREB) i nad 16-bitnim veličinama (LOADW i STOREW). d) Jednom u oba slučaja, jer se prekid generiše samo po završenom celokupnom prenosu ZADATAK Zadati računar, sa organizacijom prikazanom na slici 0., ima adresni prostor kapaciteta 64 K reči, širina memorijske reči je 16 bita, a adresibilna jedninica je reč. Kontroler za direktan pristup memoriji (DMA) koristi se za prenošenje bloka reči sa jedne memorijske lokacije na drugu. Sistemska magistrala je sinhrona i ciklusi upisa i čitanja iz memorije traju po jedan ciklus takta. DMA kontroler sadrži sledeće registre: SOURCE za izvorišnu adresu bloka reči, DEST za odredišnu adresu, COUNT za broj reči u bloku i MBR za upis/čitanje sa magistrale podataka. Kontroler ne sadrži registar MAR. Prva tri registra treba da budu povezana sa internom magistralom DMA kontrolera, dok je MBR povezan sa internom i sa odgovarajućim linijama

29 sistemske magistrale. SOURCE i DEST imaju mogućnost inkrementiranja, a COUNT mogućnost dekrementiranja. Treba predvideti signal logičkog uslova koji označava da je sadržaj interne magistrale jednak 0. Takođe predvideti jednobitni registar RQ sa mogućnošću postavljanja i brisanja, čiji izlaz treba da bude linija REQUEST. Pored ovih registara, DMA poseduje i upravljački registar CTRL sa bitom Start u razredu 0 u koji procesor upisuje 1 kada dozvoljava početak rada kontrolera, kao i bitom BURST u razredu 1, koji vrednošću 1 definiše burst režim rada (kada je BURST na 0 ne dozvoljava se burst režim). Procesor inicijalizuje kontroler postavljanjem izvorišne adrese, odredišne adrese i broja reči redom upisom u odgovarajuće registre kontrolera. Zatim upisuje 1 u bit Start i odgovarajuću vrednost u bit BURST, posle čega DMA počinje prenos. Signalom REQUEST jednakim 1 DMA traži dozvolu od procesora za korišćenje magistrale. DMA sme da koristi magistralu samo kada procesor aktivira liniju GRANT. Po obavljenom prenosu DMA postavlja liniju DMAEND na 1 u trajanju od dva ciklusa takta. Posle obavljenog prenosa procesor može ponovo inicijalizovati DMA kontroler za novi prenos na opisani način. Deo kontrolera koji obavlja upis u registre od strane procesora ne treba realizovati. DMA DMAWR DMARD REQUEST GRANT DMAEND WR RD Procesor PODACI ADRESE RD WR Memorija Slika a) Projektovati operacionu jedinicu DMA kontrolera prema datim zahtevima. b) Nacrtati dijagram toka upravljačkih signala, od trenutka kada je Start postavljen na 1. Rešenje: a) Strukturna šema operacione jedinice je prikazana na slici 0..

30 CTRL strq ST Q CU BURST RQ START clrq CL GRANT DMAEND SRCinc DSTinc CNTdec REQUEST GRANT DMAEND SRCin SRCout SOURCE DSTin DSTout DEST CNTin CNTout COUNT M MBRSin MBRSout MBR MBRMin MBRMout ADRout DMARD DMAWR M0 DMARD DMAWR S podaci 16 S adrese 16 Slika Blok CU označava upravljačku jedinicu, a CTRL upravljački registar DMA kontrolera. Linije koje ulaze i izlaze iz DMA kontrolera označene su, sa spoljne strane, simbolima kao na globalnoj blok-šemi računara, a sa unutrašnje simbolima koji će se koristiti u projektovanju samog kontrolera. U većini slučajeva ti simboli se poklapaju. Registri SOURCE, DEST (Destination) i COUNT vezani su na internu magistralu M preko trostatičkih bafera koji nisu prikazani (uključuju se u blok registra). Ove bafere otvaraju upravljački signali SRCout, DSTout i CNTout. Upis podatka sa interne magistrale M u navedene registre vrše upravljački signali SRCin, DSTin i CNTin. Prihvatni registar MBR (Memory Buffer Register) vezan je na internu magistralu preko trostatičkih bafera koje otvara signal MBRMout, a na sistemsku magistralu podataka preko bafera koje otvara signal MBRSout. Upis podatka sa interne magistrale vrši signal MBRMin, a sa sistemske signal MBRSin. Predlaže se čitaocu da nacrta detaljnu strukturnu šemu veza registra MBR sa magistralama. Na internu magistralu M vezano je logičko NILI kolo koje generiše signal M. Ovaj signal jednak je 1 kada su svi biti na magistrali M jednaki 0. Konačno, u cilju postavljanja adrese na sistemsku adresnu magistralu, interna magistrala M je povezana sa sistemskom adresnom magistralom preko 16 trostatičkih bafera koje otvara upravljački signal ADRout. Ovo omogućava da adresu na sistemskoj magistrali definiše svaki registar koji je vezan na internu magistralu M. Diskusija: MAR registar je, ustvari, u ovom slučaju potpuno suvišan. Nema nikakve potrebe da adresu, koja je pripremljena u jednom od registara SOURCE i DEST, premeštamo u registar MAR bez ikakve transformacije, samo da bi izašla na adresnu magistralu. Na to bi se